
マイクロボールバンピング(フリップチップ)に関する研究開発

メリット

デメリット

蒸着法



• 既存技術

12.77

- 初期投資が大きい
- 工程多い
- 合金組成の調整困難
- 材料の無駄が多い


小型化、高機能化



- 既存技術
- ・狭ピッチ可能

- 初期投資が大きい
- 工程多い
- 合金組成の調整困難
- 環境問題有り


スクリーン印刷法



・生産性が高い

- 安価なソルダーペーストを使用
- 狭ピッチ不利
- バンプ高さがばらつく

マイクロボール法



- ・生産性が高い
- バンプ高さが均一
- ・材料選択が自由


●新規技術


QFP(Quad Flat Package) Flip Chip

初号機


マイクロボールを使用した接続を提唱

マイクロボールバンピングシステム(全自動量産機)






②超音波振動付加 前 後



ボール吸着前

ボール吸着後



量産技術として完成




Micro solder ball mounter for 8inch wafer.

全自動マクロボール配列 装置 ・生産性:4分/枚(6-8インチウェハ)

- バンプ数: ~50万個

バンピングサービスの事例


カシオ計算機 GPSスピードメーター 付き腕時計




Cross section of INTEL i5



⇒SiP(微細化)へのMB適用









電極



電極







特許2868943 (1998)


(57)【特許請求の範囲】

【請求項1】 リード先端に、メッキにより5~200 μm高さの同一材質あるいは電気導体の突起を設け<u>、該</u> 突起と半導体素子の電極とを接触させ、メッキにより接 続したことを特徴とする半導体素子電極とリードとの接 続構造。

【請求項2】 リードを、その先端より5~200μm 内側の範囲で折曲げて突起を形成し、該突起と半導体素 子の電極とを接触させ、メッキにより接続したことを特 徴とする半導体素子電極とリードとの接続構造。

1

技術的課題:異種チップ接合 $40 \mu m \rightarrow 10 \mu m$ (脱ハンダ / ウエット加エプロセス)




協力企業

(材料/装置/評価/メッキ)

他

早稲田大学 2022/3/16

Intel CPU フリップチップ接合断面



独自技術

United States Patent


- (10) Patent No.: US 9,601,448 B2
- (45) Date of Patent: Mar. 21, 2017


特許第6551909号 (P6551909)

(24) 登録日 令和1年7月12日 (2019.7.12)

特許第6667765号 (P6667765)

(24)登録日 令和2年2月28日 (2020.2.28)





はんだ接続は微細化に限界(拡散)₅

NMPBによる基板埋め込み型小型SiCモジュール

Purpose: SiC Power module packaging ← Simplified process, Heat resistance, smaller size, and high performance

SiC device

Plated Ni


Lead frame

Lead frame

REF.

Kapton
Polyimide
Encapsulan
Solder
CuMo Die Die Cu
https://www.researchgate.net/publication/265287219_

Illustration of a power overlay module developed by GE (uploaded by Naili Yue)



2020 IEEE 70th Electronic Components and Technology Conference June 3 – June 30, 2020